CPL - Chalmers Publication Library
| Utbildning | Forskning | Styrkeområden | Om Chalmers | In English In English Ej inloggad.

High-Speed, Energy-Efficient 2-Cycle Multiply-Accumulate Architecture

Tung Hoang-Thanh (Institutionen för data- och informationsteknik, Datorteknik (Chalmers)) ; Magnus Själander (Institutionen för data- och informationsteknik, Datorteknik (Chalmers)) ; Per Larsson-Edefors (Institutionen för data- och informationsteknik, Datorteknik (Chalmers))
Proceedings of IEEE Intl SoC Conference (SoCC) p. 119-122. (2009)
[Konferensbidrag, refereegranskat]


Denna post skapades 2009-08-24. Senast ändrad 2016-09-14.
CPL Pubid: 96462

 

Institutioner (Chalmers)

Institutionen för data- och informationsteknik, Datorteknik (Chalmers)

Ämnesområden

Elektronik

Chalmers infrastruktur