CPL - Chalmers Publication Library
| Utbildning | Forskning | Styrkeområden | Om Chalmers | In English In English Ej inloggad.

High-Efficiency LDMOS Power-Amplifier Design at 1 GHz Using an Optimized Transistor Model

Hossein Mashad Nemati (Institutionen för mikroteknologi och nanovetenskap, Mikrovågselektronik) ; Christian Fager (Institutionen för mikroteknologi och nanovetenskap, Mikrovågselektronik) ; Mattias Thorsell (Institutionen för mikroteknologi och nanovetenskap, Mikrovågselektronik) ; Herbert Zirath (Institutionen för mikroteknologi och nanovetenskap, Mikrovågselektronik)
IEEE Transactions on Microwave Theory and Techniques (0018-9480). Vol. 57 (2009), 7,
[Artikel, refereegranskad vetenskaplig]

A 10-W LDMOS harmonically tuned power amplifier at 1 GHz with state-of-the-art power-added efficiency (PAE) of 80% is presented. The fundamental and second-harmonic load impedances are optimized for maximum efficiency while other harmonics are blocked by a lowpass load network. A simplified model of the transistor specialized for harmonically tuned and switched mode operations is proposed and used for the design. Good agreement between simulations and measurements is observed, indicating high accuracy of the model and design approach for these particular applications.

Nyckelord: Power amplifier, harmonically tuned, switched mode, LDMOS

Denna post skapades 2009-05-22. Senast ändrad 2017-03-21.
CPL Pubid: 94323


Läs direkt!

Länk till annan sajt (kan kräva inloggning)

Institutioner (Chalmers)

Institutionen för mikroteknologi och nanovetenskap, Mikrovågselektronik


Elektroteknik och elektronik

Chalmers infrastruktur

Relaterade publikationer

Denna publikation ingår i:

High-efficiency Power Amplification Techniques for Wireless Transmitters