CPL - Chalmers Publication Library
| Utbildning | Forskning | Styrkeområden | Om Chalmers | In English In English Ej inloggad.

A Micro-Architectural Power-Saving Technique for D-NUCA Caches

Alessandro Bardine ; PieroFrancesco Foglia ; G Gabrielli ; Antonio Prete ; Per Stenström (Institutionen för data- och informationsteknik, Datorteknik (Chalmers))
4th IEEE Workshop on Unique Chips and Systems (2008)
[Artikel, refereegranskad vetenskaplig]


Denna post skapades 2008-05-02.
CPL Pubid: 70568

 

Institutioner (Chalmers)

Institutionen för data- och informationsteknik, Datorteknik (Chalmers)

Ämnesområden

Information Technology

Chalmers infrastruktur