CPL - Chalmers Publication Library
| Utbildning | Forskning | Styrkeområden | Om Chalmers | In English In English Ej inloggad.

Planar double gate SOI MOS devices; Fabrication by wafer bonding over pre patterned cavities and electrical characterisation

Ulf Södervall (Institutionen för mikroteknologi och nanovetenskap)
Solid State electronics Vol. 51(2) (2007), p. 231-238.
[Artikel, refereegranskad vetenskaplig]


Denna post skapades 2008-01-17. Senast ändrad 2009-01-26.
CPL Pubid: 67269

 

Institutioner (Chalmers)

Institutionen för mikroteknologi och nanovetenskap

Ämnesområden

Fysik

Chalmers infrastruktur