CPL - Chalmers Publication Library
| Utbildning | Forskning | Styrkeområden | Om Chalmers | In English In English Ej inloggad.

A Surface Potential Model for Predicting Substrate Noise Coupling in Integrated Circuits

Simon Kristiansson (Institutionen för mikroteknologi och nanovetenskap, Fasta tillståndets elektronik) ; Fredrik Ingvarson (Institutionen för mikroteknologi och nanovetenskap, Fasta tillståndets elektronik) ; Shiva P. Kagganti (Institutionen för mikroteknologi och nanovetenskap, Fasta tillståndets elektronik) ; Nebojsa Simic ; Marinel Zgrda ; Kjell Jeppson (Institutionen för mikroteknologi och nanovetenskap, Fasta tillståndets elektronik)
IEEE Journal of Solid-State Circuits Vol. 40 (2005), 9, p. 1797-1803.
[Artikel, refereegranskad vetenskaplig]


Denna post skapades 2007-01-15. Senast ändrad 2017-01-27.
CPL Pubid: 6669

 

Läs direkt!


Länk till annan sajt (kan kräva inloggning)


Institutioner (Chalmers)

Institutionen för mikroteknologi och nanovetenskap, Fasta tillståndets elektronik (2003-2006)

Ämnesområden

Elektroteknik och elektronik

Chalmers infrastruktur

Relaterade publikationer

Denna publikation ingår i:


Substrate Noise Coupling in Mixed-Signal Integrated Circuits: Compact Modeling and Grounding Strategies