CPL - Chalmers Publication Library
| Utbildning | Forskning | Styrkeområden | Om Chalmers | In English In English Ej inloggad.

Predicting Loop Termination to Boost Speculative Thread-Level Parallelism in Embedded Applications

Mafijul Islam (Institutionen för data- och informationsteknik, Datorteknik (Chalmers))
19th IEEE International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD 2007) (2007)
[Konferensbidrag, refereegranskat]


Denna post skapades 2007-09-05. Senast ändrad 2007-09-18.
CPL Pubid: 47063

 

Institutioner (Chalmers)

Institutionen för data- och informationsteknik, Datorteknik (Chalmers)

Ämnesområden

Datorteknik

Chalmers infrastruktur

Relaterade publikationer

Denna publikation ingår i:


Improving Execution Efficiency by Targeting Redundancy and Parallelism