CPL - Chalmers Publication Library
| Utbildning | Forskning | Styrkeområden | Om Chalmers | In English In English Ej inloggad.

The Use of Inverse Layout Trees for Hierarchical Design Rule Checking

Nils Hedenstierna (Institutionen för fasta tillståndets elektronik) ; Kjell Jeppson (Institutionen för fasta tillståndets elektronik ; Institutionen för mikroelektronik och nanovetenskap)
26th Conference on Design Automation (0738-100X). Vol. 1989 (1989), 25-29 June 1989, p. 508-512.
[Konferensbidrag, refereegranskat]

The inverse layout tree concept is used to perform fully hierarchical DRC without any constraints on the use of overlapping or incomplete cells that are completed at higher levels of hierarchy. Hierarchy is preserved and design rule violations are displayed in the cell where they should be corrected. The DRC is corner-based and processes 200-800 corners/second on a VAX 11/750.

Nyckelord: Very large scale integration, High performance computing, Solid state circuits, Distributed computing, Machinery, Tree data structures, Geometry, Wires

Denna post skapades 2017-01-28.
CPL Pubid: 247808


Läs direkt!

Länk till annan sajt (kan kräva inloggning)

Institutioner (Chalmers)

Institutionen för fasta tillståndets elektronik (1985-1998)
Institutionen för mikroelektronik och nanovetenskap (1900-2003)


Data- och informationsvetenskap
Elektroteknik och elektronik

Chalmers infrastruktur