CPL - Chalmers Publication Library
| Utbildning | Forskning | Styrkeområden | Om Chalmers | In English In English Ej inloggad.

Scalable Matrix Multiplication with Hybrid CMOS-RSFQ Digital Signal Processor

Irina Kataeva (Institutionen för mikroteknologi och nanovetenskap, Fasta tillståndets elektronik) ; Henrik Engseth (Institutionen för mikroteknologi och nanovetenskap, Fasta tillståndets elektronik) ; Samuel Intiso (Institutionen för mikroteknologi och nanovetenskap) ; Anna Kidiyarova-Shevchenko (Institutionen för mikroteknologi och nanovetenskap, Fasta tillståndets elektronik)
oral presentation Applied Superconductivity Conference (ASC) Sept 2006, Seattle, will be published in IEEE Transactions on Applied Superconductivity June 2007 Vol. June (2007),
[Konferensbidrag, refereegranskat]

We report an RSFQ Digital Signal Processor design based on hybrid RSFQ-CMOS memory suitable for a general matrix-on-matrix multiplication algorithm. The design consists of an RSFQ Multiply-Accumulate Unit, memory caches and synchronization block, partitioned into multiple chips, and a large CMOS memory. The complexity of the RSFQ DSP is 10x10 multiplication, rounding to 14 bits, 18-bits accumulator and 4.4 Kb memory cache. The maximum simulated clock frequency is equal to 24 GHz for HYPRES 4.5 kA/cm2 process and optimum communication bandwidth with CMOS memory is 2 Gbps. The simplified version of the RSFQ DSP consisting of 4x4 MAC with rounding to 5 bits and 17x6 memory caches has been designed for HYPRES 4.5 kA/cm2 process and fabricated.

Nyckelord: RSFQ, DSP, hybrid memory, Multiply-Accumulate Unit.



Denna post skapades 2007-01-15. Senast ändrad 2009-11-20.
CPL Pubid: 24485

 

Institutioner (Chalmers)

Institutionen för mikroteknologi och nanovetenskap, Fasta tillståndets elektronik (2003-2006)
Institutionen för mikroteknologi och nanovetenskap

Ämnesområden

TEKNIK OCH TEKNOLOGIER

Chalmers infrastruktur

Relaterade publikationer

Denna publikation ingår i:


Superconductor Digital Signal Processor


Experimental Verification of Superconductor Digital Circuits