CPL - Chalmers Publication Library
| Utbildning | Forskning | Styrkeområden | Om Chalmers | In English In English Ej inloggad.

Dynamic Equalizer Power Dissipation Optimization

Christoffer Fougstedt (Institutionen för data- och informationsteknik (Chalmers)) ; Pontus Johannisson (Institutionen för mikroteknologi och nanovetenskap, Fotonik) ; Lars Svensson (Institutionen för data- och informationsteknik, Datorteknik (Chalmers)) ; Per Larsson-Edefors (Institutionen för data- och informationsteknik, Datorteknik (Chalmers))
2016 Optical Fiber Communications Conference and Exhibition (2016)
[Konferensbidrag, refereegranskat]

We investigate power dissipation/performance trade-off in a 28nm ASIC implementation of a parallel dynamic equalizer. Over 50% dissipation improvement is possible by sample pruning during filter updates, with only minor tracking-performance reduction.



Den här publikationen ingår i följande styrkeområden:

Läs mer om Chalmers styrkeområden  

Denna post skapades 2016-03-14. Senast ändrad 2016-11-16.
CPL Pubid: 233175