CPL - Chalmers Publication Library
| Utbildning | Forskning | Styrkeområden | Om Chalmers | In English In English Ej inloggad.

Table Based Total Power Consumption Estimation Approach for Architects

Minh Quang Do (Institutionen för datorteknik, Integrerade elektroniksystem ; Institutionen för datorteknik, Embedded and Networked Processors) ; Per Larsson-Edefors (Institutionen för datorteknik, Integrerade elektroniksystem) ; Lars Bengtsson (Extern ; Institutionen för datorteknik, Embedded and Networked Processors)
SSoCC’04: Swedish System-on-Chip Conference 2004, April 13-14, Båstad, Sweden, 2004. (2004)
[Konferensbidrag, övrigt]


Denna post skapades 2006-09-19. Senast ändrad 2016-09-14.
CPL Pubid: 2331

 

Institutioner (Chalmers)

Institutionen för datorteknik, Integrerade elektroniksystem (2002-2004)
Institutionen för datorteknik, Embedded and Networked Processors (2002-2004)

Ämnesområden

Information Technology

Chalmers infrastruktur