CPL - Chalmers Publication Library
| Utbildning | Forskning | Styrkeområden | Om Chalmers | In English In English Ej inloggad.

Hysteresis modeling in graphene field effect transistors

Michael Winters (Institutionen för mikroteknologi och nanovetenskap, Mikrovågselektronik) ; Einar Sveinbjörnsson ; N. Rorsman
Journal of Applied Physics (0021-8979). Vol. 117 (2015), 7, p. Art. no, 074501.
[Artikel, refereegranskad vetenskaplig]

Graphene field effect transistors with an Al2O3 gate dielectric are fabricated on H-intercalated bilayer graphene grown on semi-insulating 4H-SiC by chemical vapour deposition. DC measurements of the gate voltage nu(g) versus the drain current i(d) reveal a severe hysteresis of clockwise orientation. A capacitive model is used to derive the relationship between the applied gate voltage and the Fermi energy. The electron transport equations are then used to calculate the drain current for a given applied gate voltage. The hysteresis in measured data is then modeled via a modified Preisach kernel.



Denna post skapades 2015-04-22. Senast ändrad 2015-06-23.
CPL Pubid: 215578

 

Läs direkt!

Lokal fulltext (fritt tillgänglig)

Länk till annan sajt (kan kräva inloggning)


Institutioner (Chalmers)

Institutionen för mikroteknologi och nanovetenskap, Mikrovågselektronik

Ämnesområden

Nanoteknik
Teknisk fysik

Chalmers infrastruktur

 


Projekt

Denna publikation är ett resultat av följande projekt:


Graphene-Based Revolutions in ICT And Beyond (GRAPHENE) (EC/FP7/604391)