CPL - Chalmers Publication Library
| Utbildning | Forskning | Styrkeområden | Om Chalmers | In English In English Ej inloggad.

Sleep-Mode Circuit Techniques in the Presence of Gate Leakage

Mindaugas Drazdziulis (Institutionen för datorteknik, Integrerade elektroniksystem)
Göteborg : Chalmers University of Technology, 2004. - x, 51 s. s.
[Licentiatavhandling]


Denna post skapades 2006-09-12. Senast ändrad 2014-01-09.
CPL Pubid: 20745

 

Institutioner (Chalmers)

Institutionen för datorteknik, Integrerade elektroniksystem (2002-2004)

Ämnesområden

Elektronik

Chalmers infrastruktur

Relaterade publikationer

Inkluderade delarbeten:


A Power Cut-Off Technique for Gate Leakage Suppression


Evaluation of Power Cut-Off Techniques in the Presence of Gate Leakage


A Gate Leakage Reduction Strategy for Future CMOS Circuits


Examination

Datum: 2004-03-24
Tid:
Lokal:

Ingår i serie

Technical report L - School of Computer Science and Engineering, Chalmers University of Technology 32