CPL - Chalmers Publication Library
| Utbildning | Forskning | Styrkeområden | Om Chalmers | In English In English Ej inloggad.

Architecture-Level Power Estimation and Scaling Trends for SRAM Arrays

Minh Quang Do (Institutionen för data- och informationsteknik, Datorteknik (Chalmers)) ; Mindaugas Drazdziulis (Institutionen för data- och informationsteknik, Datorteknik (Chalmers)) ; Per Larsson-Edefors (Institutionen för data- och informationsteknik, Datorteknik (Chalmers))
Swedish System-on-Chip Conference (2006)
[Konferensbidrag, övrigt]


Denna post skapades 2006-05-17. Senast ändrad 2016-09-14.
CPL Pubid: 20586

 

Institutioner (Chalmers)

Institutionen för data- och informationsteknik, Datorteknik (Chalmers)

Ämnesområden

Elektronik

Chalmers infrastruktur