CPL - Chalmers Publication Library
| Utbildning | Forskning | Styrkeområden | Om Chalmers | In English In English Ej inloggad.

RSFQ Digital Signal Processor for Interference Cancellation

Irina Kataeva (Institutionen för mikroteknologi och nanovetenskap, Fasta tillståndets elektronik) ; Hongxia Zhao (Institutionen för signaler och system, Kommunikationssystem) ; Henrik Engseth (Institutionen för mikroteknologi och nanovetenskap, Fasta tillståndets elektronik) ; Elena Tolkacheva (Institutionen för mikroteknologi och nanovetenskap, Fasta tillståndets elektronik) ; Anna Kidiyarova-Shevchenko (Institutionen för mikroteknologi och nanovetenskap, Fasta tillståndets elektronik)
Applied superconductivity conference (2004)
[Konferensbidrag, refereegranskat]

RSFQ high performance Digital Signal processor capable to perform up to 13 13-bit fixed-point GMACS/s has been designed for use in Successive Interference Canceller in WCDMA wireless systems. The performance of the processor has been verified by numerical simulations and VHDL simulation using accurate modelling of the RSFQ gates. Components of the processor, 4x4 parallel multiplier 5x20 parallel dynamic memory and various control registers have been designed and experimentally tested.

Nyckelord: RSFQ, Successive Interference Canceller, Multiply-Accumulate unit



Denna post skapades 2007-01-15.
CPL Pubid: 2052

 

Institutioner (Chalmers)

Institutionen för mikroteknologi och nanovetenskap, Fasta tillståndets elektronik (2003-2006)
Institutionen för signaler och system, Kommunikationssystem (1900-2017)

Ämnesområden

Fysik

Chalmers infrastruktur

Relaterade publikationer

Denna publikation ingår i:


Experimental Verification of Superconductor Digital Circuits


Superconductor Digital Signal Processor


Experimental Verification of Superconductor Digital Circuits