CPL - Chalmers Publication Library
| Utbildning | Forskning | Styrkeområden | Om Chalmers | In English In English Ej inloggad.

FASTER run-time reconfiguration management

Catalin Ciobanu (Institutionen för data- och informationsteknik, Datorteknik (Chalmers)) ; Dionisios N. Pnevmatikatos ; Kyprianos D. Papadimitriou ; Georgi N. Gaydadjiev (Institutionen för data- och informationsteknik, Datorteknik (Chalmers))
Proceedings of the International Conference on Supercomputing p. 463. (2013)
[Konferensbidrag, refereegranskat]

The FASTER project Run-Time System Manager offloads programmers from low-level operations by performing task placement, scheduling, and dynamic FPGA reconfiguration. It also manages device fragmentation, configuration caching, pre-fetching and reuse, bitstream compression, and optimizes the system thermal and power footprints. We propose a micro-reconfiguration aware, configuration content agnostic ISA interface and a technology independent Task Configuration Microcode format targeting Maxeler Data Flow computers and Xilinx XUPV5 platforms. We achieve improved resource utilization with negligible performance overhead. Up to 4Gbps for DMA transfers, and up to 3Gbps for FPGA reconfiguration on Xilinx Virtex-5/6 devices is achieved.

Nyckelord: FPGA, partial reconfiguration, run-time system manager

Den här publikationen ingår i följande styrkeområden:

Läs mer om Chalmers styrkeområden  

Denna post skapades 2013-11-19. Senast ändrad 2013-12-04.
CPL Pubid: 187022


Läs direkt!

Länk till annan sajt (kan kräva inloggning)


Denna publikation är ett resultat av följande projekt:

Facilitating Analysis and Synthesis Technologies for Effective Reconfiguration (FASTER) (EC/FP7/287804)