CPL - Chalmers Publication Library
| Utbildning | Forskning | Styrkeområden | Om Chalmers | In English In English Ej inloggad.

Improving Speculative Thread-Level Parallelism Through Module Run-Length Prediction

Fredrik Warg (Institutionen för datorteknik, Datorarkitektur) ; Per Stenström (Institutionen för datorteknik, Datorarkitektur)
Proceedings of the International Parallel and Distributed Processing Symposium p. 12. (2003)
[Konferensbidrag, refereegranskat]

Nyckelord: Multiprocessors, thread-level speculation, module-level parallelism, module run-length prediction, performance evaluation



Denna post skapades 2006-09-12. Senast ändrad 2007-04-23.
CPL Pubid: 17980

 

Läs direkt!


Länk till annan sajt (kan kräva inloggning)


Institutioner (Chalmers)

Institutionen för datorteknik, Datorarkitektur (2002-2004)

Ämnesområden

Datorteknik

Chalmers infrastruktur