CPL - Chalmers Publication Library
| Utbildning | Forskning | Styrkeområden | Om Chalmers | In English In English Ej inloggad.

Toward Architecture-Based Test-Vector Generation for Timing Verification of Fast Parallel Multipliers

Henrik Eriksson (Institutionen för data- och informationsteknik, Datorteknik (Chalmers)) ; Per Larsson-Edefors (Institutionen för data- och informationsteknik, Datorteknik (Chalmers)) ; Daniel Eckerbert (Institutionen för data- och informationsteknik, Datorteknik (Chalmers))
IEEE Transactions on Very Large Scale Integration (VLSI) Systems (2006)
[Artikel, refereegranskad vetenskaplig]


Denna post skapades 2006-01-19. Senast ändrad 2016-09-14.
CPL Pubid: 12209

 

Institutioner (Chalmers)

Institutionen för data- och informationsteknik, Datorteknik (Chalmers)

Ämnesområden

Elektronik

Chalmers infrastruktur