CPL - Chalmers Publication Library
| Utbildning | Forskning | Styrkeområden | Om Chalmers | In English In English Ej inloggad.

Planar double-gate SOI MOS devices: Fabrication by wafer bonding over pre-patterned cavities and electrical characterization

T.M Chung ; B Olbrechts ; Ulf Södervall (Institutionen för mikroteknologi och nanovetenskap) ; Stefan Bengtsson (Institutionen för mikroteknologi och nanovetenskap) ; D Flandre ; J. P. Raskin
Solid State Electronics Vol. 51 (2007), 2, p. 231-238.
[Artikel, refereegranskad vetenskaplig]


Denna post skapades 2010-02-01. Senast ändrad 2015-02-11.
CPL Pubid: 111298

 

Institutioner (Chalmers)

Institutionen för mikroteknologi och nanovetenskap

Ämnesområden

Elektronik

Chalmers infrastruktur